|
富士通45纳米新芯片 手机待机时间可延长5倍 |
2009-05-06 |
|
|
2007-6-19 14:05:00 文/ACN Newswire 出处：ACN Newswire供稿 （日本ACN Newswire供IT.com.cn专稿）6月18日消息，富士通公司和富士通实验室今天宣布了他们在45纳米(45nm)LSI逻辑芯片的平台工艺方面的成果，该成果将低功耗和高性能互联技术结合在一起。与早期45纳米工艺的数据相比，新平台将待机状态下出现的电流泄漏降为原先的五分之一，将互联引发的延迟时间缩短了约14%。拥有了这些新型的45纳米平台工艺，富士通公司将能为其客户提供比目前市面上速度更快、体积更小、能耗更低的LSI逻辑芯片。
新工艺的细节将在2007VLSI技术座谈会上进行介绍。
为支持各种设备上功能增加所需的高端性能，以及设备对于多处理器芯片的需求，在LSI逻辑芯片上实现更高的集成度变得迫在眉睫。根据这一发展趋势，具有高度集成、提升性能速度、降低设备功耗技术的45纳米逻辑芯片工艺显得日益重要。 为了提高新一代设备的LSI集成度，需要缩短每个晶体管的栅长并减小互联线间的空间。此外，为实现高速处理，还要将LSI芯片内数以百万计的单个晶体管间用于互联的时间延迟降至最低。 随着晶体管栅长的缩短，业已存在的能耗问题（因门电路无信号电压时晶体管源与漏之间的泄漏电流而造成—如手机在等待呼叫的待机模式下不进行任何操作处理的期间）会更为严重。 对于45纳米平台，互联线的宽度及互联线间的空间最小可达到65纳米。另外小型化导致互联线的电阻增加，如果绝缘层的介电常数与以前的材料相同，互联线的电容就会增大，从而使互联延迟加大并有必要使用低介电常数的材料。 富士通的新技术： 1.新型退火工艺 富士通的研究人员发现形成较浅的源漏区能有效降低泄漏电流。但是，如果只把源漏区做得浅些会增大其电阻，这将降低晶体管的性能。为了应对这一情况，富士通的研究人员开发了一种称为毫秒退火(MSA)的新型退火工艺。与以前的退火处理相比，富士通的毫秒退火工艺采用了更高的温度以降低电阻，加之退火时间短，可形成较浅的源漏区，从而减小了泄漏电流。 2.高性能互联线 富士通的研究人员将介电常数(k)为2.25的纳米聚类硅石(NCS)—这是目前已知绝缘层中介电常数最低的—用于低互联区，以最小化互联空间。NCS是一种充满空穴的绝缘材料，具有低介电值和高强度。富士通在65纳米平台的初期将NCS用于一部分基础当中。而对于45纳米平台，该公司不仅在特定的互联层采用NCS，还将其用于不同的层之间以进一步降低互联电容。 成效： 这一新型退火工艺收效显著，能够抑制晶体管电阻、将泄漏电流降为原先的五分之一，因而具有明显优势，如可将手机的最大待机时间延长五倍。 此外，与《国际半导体技术路线图》中的45纳米互联技术标准相比，富士通以其高性能的互联技术将互联延迟时间缩短了14%。 未来发展： 这两种新开发的技术降低了待机状态下的泄漏电流，同时提高了运行速度。富士通的目标是，2008年将这些技术应用于适合移动设备的LSI之中，这些设备是网络无处不在的社会的一部分。 注释： [1]国际半导体技术路线图(ITRS)：
即ITRS，该半导体路线图由世界上五个领先的半导体生产地区发起：日本、美国、欧洲、韩国和台湾。其发起组织为日本电子情报技术产业协会(JEITA)、美国半导体产业协会(SIA)、欧洲半导体产业协会(ESA)、韩国半导体产业协会(KSIA)及台湾半导体产业协会(TSIA)。
|
|
|
| |
|
|
