|
如何提升电子产品的抗干扰能力和电磁兼容性 |
2009-05-05 |
|
在研制带处理器的电子产品时，如何提升抗干扰能力和电磁兼容性？
1、下面的一些系统要特别注意抗电磁干扰?
(1)微控制单元时钟频率特别高，总线周期特别快的系统。
(2)系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。
(3)含微弱模拟信号电路以及高精度A/D变换电路的系统。
2、为增加系统的抗电磁干扰能力采取如下措施?
(1)选用频率低的微控制单元?
选用外时钟频率低的微控制单元可以有效降低噪声和提升系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制单元产生的最有影响的高频噪声大约是时钟频率的3倍。
(2)减小信号传输中的畸变
微控制单元主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端透过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd〉Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。
信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制单元构成的系统中常用逻辑电话组件的Tr（标准延迟时间）为3到18ns之间。
在印制线路板上，信号透过一个7W的电阻和一段25cm长的引线，在线延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。
当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td〉Trd的情况，印刷线路板越大系统的速度就越不能太快。
用以下结论归纳印刷线路板设计的一个规则?
信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。
(3)减小信号线间的交叉干扰?
A点一个上升时间为Tr的阶跃信号透过引线AB传向B端。信号在AB在线的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉波信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB在线的延迟时间的两倍，即2Td的正脉波信号。这就是信号间的交叉干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉波的迭加。
CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交叉干扰就会变小。原因是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质浓度的自然对数成正比。若AB线为一模拟信号，要避免数字电路信号线CD对AB的干扰，AB线下方要有大面积的地，AB线到CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。
(4)减小来自电源的噪声
电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制单元的复位线，中断线，以及其他一些控制线最容易受外界噪声的干扰。电网上的强干扰透过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。
(5)注意印刷线板与元器件的高频特性
在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声透过引线向外发射。
印刷线路板的过孔大约引起0.6pf的电容。
一个集成电路本身的封装材料引入2~6pf电容。
一个线路板上的接插件，有520nH的分布电感。一个双列直扦的24引脚集成电路扦座，引入4~18nH的分布电感。
这些小的分布参数对于这行较低频率下的微控制单元系统中是可以忽略不计的；而对于高速系统必须予以
|
|
|
| |
|
|
